홈 > 강의소개
전자회로 통합과정
백주기 교수
단국대학교 대학원 통신공학 석사과정
단국대학교 대학원 통신공학 박사졸업
단국대학교 대학원 통신공학 석사과정
단국대학교 대학원 통신공학 박사졸업
인천대학교
현) 유니와이즈 전임교수
AI가 이끄는 스마트한 학습 경험, AI 튜터와 함께 더 빠르고, 더 깊게 학습하세요.
긴 강의 내용을 AI가 핵심만 요약하여 복습 시간을 단축시킵니다.
강의에서 가장 중요한 키워드와 개념을 자동으로 추출해 제공합니다.
학습한 내용을 바탕으로 AI가 생성한 퀴즈를 풀며 이해도를 점검합니다.
모르는 부분을 24시간 언제든 AI 튜터에게 질문하고 답변을 받습니다.
총 21개 챕터, 129강으로 구성되어 있습니다.
| 제목 | 강의시간 | 상세내용 |
|---|---|---|
|
[1강] 오리엔테이션
|
0:
20:
49
|
|
|
전자회로 개요 및 학습 전략
• 전자회로 기초: 반도체 소자(다이오드, TR, FET 등)를 활용한 전기신호 증폭 및 발진 원리 학습, 회로이론 기반 능동소자 동작 분석. • 핵심 구성 요소: OPAMP, BJT, FET 등 소자 특성 및 증폭기(전력, 궤환), 신호 발생기, 통신회로, 디지털 논리회로(CMOS) 및 메모리 구조 설계. • 효율적 학습: 회로이론 선행 이해, 개념 중심의 수학적 분석, 회로 직접 해석 연습을 통한 문제 해결 능력 강화. |
||
| 1장. 전자공학과 반도체 | ||
|
[2강] 신호
|
1:
12:
41
|
|
|
전자회로 기초: 신호, 회로 기본 법칙 및 등가회로
• 전자회로 기본 개념: 신호 정의, 전압/전류/저항 등 회로 요소 이해, 옴의 법칙 및 키르히호프 법칙(KVL, KCL) 적용으로 회로 분석 기초 확립. • 전압/전류 분배 법칙: 직렬 및 병렬 연결 회로에서 특정 소자에 걸리는 전압 및 흐르는 전류를 효율적으로 계산하는 방법 습득. • 테브냉/노턴 등가회로: 복잡한 선형 회로를 등가 전압원/전류원과 등가 저항으로 간략화하고 상호 변환하여 회로 분석 및 설계 역량 강화. |
||
|
[3강] 신호의 주파수 스펙트럼
|
0:
42:
50
|
|
|
전자회로 3강. 신호의 주파수 스펙트럼
• 주파수 스펙트럼: 신호의 주파수 성분 분석, 오실로스코프 및 스펙트럼 분석기를 통한 시간/주파수 영역 특성 이해. • 신호 파라미터: 주기, 주파수, 최대치, 첨두치, 순시치, 평균치, 실효치 등 신호의 핵심 특성 정의 및 계산. • 스펙트럼 분석 기법: 주기/비주기 함수에 대한 푸리에 급수/변환 적용, 고조파 개념과 스펙트럼 형태 분석. |
||
|
[4강] 아날로그 신호와 디지털 신호
|
0:
35:
37
|
|
|
아날로그 및 디지털 신호 변환 기본 개념과 응용
• **A/D 변환**: 아날로그 신호를 표본화, 양자화, 부호화하여 디지털 신호로 변환하는 과정과 양자화 오차 발생 원리. • **D/A 변환**: 디지털 신호를 복호화 및 저역통과 필터를 통해 아날로그 신호로 재구성하는 절차. • **신호 정의 및 기본 용어**: 아날로그·디지털 신호 특성, 비트·디지트·워드 등 핵심 단위 정의 및 혼재 모드 설계 중요성. |
||
|
[5강] 증폭기
|
0:
52:
48
|
|
|
전자회로 증폭기 기본 개념 및 특성
* 증폭기 기본 개념: 입력 신호를 증폭하는 전자회로로, 선형/비선형 특성 및 전압/전류/전력 증폭기 종류로 정의. * 이득 및 데시벨(dB): 출력 대 입력 비율로 정의되며, 전력 이득 10log, 전압/전류 이득 20log 방식으로 효율적 표현. * 증폭기 전력 특성: DC 공급 전력, 효율 및 내부 소비 전력 이해와 포화로 인한 신호 왜곡 관리 원리. |
||
|
[6강] 증폭기의 회로모델
|
1:
08:
45
|
|
|
전자회로 증폭기 회로모델 특성화 및 이득 계산
* 전자회로 증폭기 회로 모델: 등가회로를 활용한 증폭기 특성 분석과 전압 이득, 입력/출력 저항 파라미터 정의 * 증폭기 이득 계산: dB 스케일 변환, 다단 증폭기 이득 산출, 이상적 증폭기 및 전류/전달 유형별 특성 파악 * 증폭기 파라미터 측정: 입력 및 출력 저항 측정 기법과 트랜지스터 증폭기 이득($G_M$, $\beta$) 관계 분석 |
||
|
[7강] 증폭기와 주파수 응답
|
0:
37:
39
|
|
|
증폭기와 주파수 응답 개념 완성
• 증폭기 주파수 응답: 입력 주파수별 증폭 특성 분석 (크기/위상 스펙트럼), LPF/HPF/BPF 필터 유형 및 전달함수 원리 학습 • RC 회로 전달함수: 차단 주파수($\omega_0$), 시정수, 3dB 주파수, 단위이득 주파수 등 핵심 필터 파라미터 정의 및 계산 • 증폭기 필터 특성: 내부/결합 커패시터 영향으로 인한 고주파 LPF, 저주파 HPF 동작 및 밴드패스 필터 특성 분석 |
||
|
[8강] 진성 반도체
|
0:
43:
47
|
|
|
진성 반도체 개념 및 원리
* 진성 반도체 개념: 가전자의 이온화를 통한 자유전자·전공 생성 원리 및 전기 전도성 정의. * 에너지 밴드 이론: 가전자대·전도대·밴드갭 구조로 반도체 특성을 설명하고, 공유 결합 파괴를 통한 캐리어 생성 과정. * 진성 캐리어 농도: 자유전자와 전공의 곱셈 법칙($np=n_i^2$) 및 온도에 따른 $n_i$ 변화를 통한 반도체 특성 정량 분석. |
||
|
[9강] 도핑된 반도체, 반도체에서의 전류 흐름
|
0:
45:
56
|
|
|
도핑된 반도체와 전류 흐름
• 도핑된 반도체: 불순물 첨가를 통한 N형(전자 다수) 및 P형(정공 다수) 반도체 생성 원리 및 전도성 조절 • 반도체 전류 흐름: 외부 전계에 의한 드리프트 전류, 농도 기울기에 의한 확산 전류 발생 메커니즘 이해 • 아인슈타인 관계식: 이동도, 확산 계수, 전도도, 비저항 등 캐리어 특성과 열 전압의 상호 관계 정립 |
||
|
[10강] pn접합
|
0:
54:
59
|
|
|
PN 접합의 기본 원리 및 전압-전류 특성
• PN 접합: P형·N형 반도체 접합에서 다수 캐리어의 확산 전류와 소수 캐리어의 드리프트 전류 평형으로 공핍 영역이 형성되는 핵심 반도체 소자 원리. • 공핍 영역 특성: 캐리어 고갈로 전계 및 빌트인 전압($V_0$)이 발생하며, 그 폭과 전하량은 온도·도핑 농도에 따라 결정됩니다. • 외부 바이어스 효과: 순바이어스 시 공핍층 폭·전하량 감소, 역바이어스 시 증가하여 전자 소자 동작을 제어합니다. |
||
|
[11강] 인가 전압을 가진 pn접합
|
0:
40:
46
|
|
|
인가 전압 pn접합 다이오드 특성 및 항복 현상
• pn접합 다이오드는 인가 전압(순방향/역방향)에 따라 공핍층 특성 및 소수 캐리어 농도가 변화하며 전류 흐름을 결정. • 다이오드 전류는 캐리어 확산에 의해 발생하며, 쇼클리 다이오드 방정식으로 표현되고 포화전류 $I_S$는 온도 및 접합 면적에 비례. • 역방향 항복 현상은 애벌랜치 효과(다이오드 파괴)와 제너 효과(전압 조절)로 구분되며 다이오드의 응용 및 안정성에 영향. |
||
|
[12강] pn접합에서의 전기용량효과
|
0:
35:
22
|
|
|
pn접합의 전기용량 효과 및 정전용량 메커니즘 분석
• 접합 커패시턴스($C_j$): 역바이어스 시 공핍 영역의 전하 축적 원리 및 인가 전압의 제곱근에 반비례하는 정전용량 특성 분석 • 확산 커패시턴스($C_d$): 순바이어스 시 소수 캐리어 주입에 의한 전하 저장 메커니즘과 순방향 전류 및 평균 통과 시간의 상관관계 정리 • 고속 고주파 동작 조건: 리액턴스 성분 감소를 위한 평균 통과 시간($\tau_T$) 단축 필요성 및 접합 구조별(계단·경사) 정전용량 변화율 규정 |
||
| 2장. 연산증폭기 | ||
|
[13강] 이상적인 연산증폭기
|
0:
41:
34
|
|
|
이상적인 연산 증폭기의 개념과 특성
• 연산 증폭기 (OP-Amp) 개념: 다용도성과 이상적 특성으로 전자 회로에 널리 활용되는 증폭 소자. • 이상적인 OP-Amp 특성: 무한대 입력 저항·0 출력 저항·무한대 공통 모드 제거비·무한대 개방 루프 이득(가상 단락)·무한대 대역폭을 통해 이상적인 증폭 및 비교 기능을 수행. • OP-Amp 신호 처리: 차동 모드 입력 증폭 및 동상 모드 입력 제거 원리로 동작하며, 양전원 공급을 통해 양방향 신호 출력을 지원. |
||
|
[14강] 반전 구성과 비반전 구성
|
1:
05:
27
|
|
|
반전 및 비반전 OP-Amp 구성과 응용
* **OP-Amp 기본 원리**: 부귀환, 가상 단락 및 가상 접지 가정을 활용하여 연산 증폭기 회로의 안정성과 해석 기반을 제공. * **반전 증폭기**: $G_V = -R_2/R_1$ 이득, 입력 신호와 180도 역상 출력, 그리고 입력 저항 $R_1$을 통해 신호 증폭을 구현. * **비반전 증폭기 및 전압 폴로워**: $G_V = 1+R_2/R_1$ 이득, 입력 신호와 동위상 출력, 높은 입력 저항으로 신호 버퍼링 기능 제공. |
||
|
[15강] 차동 증폭기
|
0:
58:
18
|
|
|
차동 증폭기 개요 및 설계
• 차동 증폭기 개념: 두 입력 신호의 차이를 증폭하고 공통 신호를 제거하며, 성능 지표인 CMRR로 우수성을 측정. • 계측 증폭기: 기본 차동 증폭기의 낮은 입력 저항을 개선하여 높은 입력 임피던스와 가변 이득을 제공하는 회로 구조. • 개선된 계측 증폭기 및 설계: 단일 가변 저항으로 이득 조절을 용이하게 하고 공통모드 제거 능력을 극대화하여 특정 이득 범위의 회로를 설계. |
||
|
[16강] 적분기와 미분기
|
0:
50:
17
|
|
|
적분기와 미분기 회로 분석
* **적분기와 미분기 회로 분석**: 연산 증폭기를 이용한 입력 신호의 적분/미분 연산 기능과 저역통과/고역통과 필터 특성 이해. * **적분기 직류 문제**: 직류 이득 무한대 포화 현상을 궤환 저항 병렬 추가로 해결하여 회로 안정성 확보. * **미분기 잡음 문제**: 고주파 잡음 증폭 및 불안정성을 입력 직렬 저항 추가로 완화, 설계 시 안정성 고려. |
||
|
[17강] 직류 결함
|
0:
35:
49
|
|
|
직류 결함: Op-Amp 오프셋 전압 및 전류 문제 해결
• 직류 결함: Op-Amp 오프셋 전압(vOS), 바이어스/오프셋 전류(IB, IOS)가 입력 신호 부재 시 출력 직류 전압을 발생시키는 현상. • 오프셋 전압/전류 제거: 커패시터 결합, R3 저항 삽입으로 입력 임피던스 균형 및 직류 경로를 형성하여 출력 전압을 감소. • 적분기 직류 문제 해결: 피드백 저항(RF) 추가로 오프셋 전류 경로를 제공하나, 온도 변화 및 비이상적 동작의 한계가 존재. |
||
|
[18강] 유한 개방 이득과 대역폭
|
0:
58:
04
|
|
|
유한 개방 이득과 대역폭, 대신호 동작
* 실제 연산 증폭기 주파수 특성: 유한 이득·대역폭, 주파수 보상 통한 안정화, 단위 이득 대역폭($f_t$)과 이득-대역폭 곱 개념 * 연산 증폭기 대신호 동작 제한: 출력 전압 포화·전류 제한, 슬루율(SR)에 의한 비선형 왜곡 발생 원리 * 전전력 대역폭($f_M$) 분석: 정격 출력 전압에서 슬루율 제한으로 왜곡 시작 주파수 정의 및 안정 동작 범위 설정 |
||
| 3장. 다이오드 | ||
|
[19강] 이상적인 다이오드
|
0:
48:
07
|
|
|
이상적인 다이오드 회로 분석
• 이상적인 다이오드: 순방향 시 단락 회로, 역방향 시 개방 회로로 동작하는 비선형 소자 특성 • 다이오드 응용 회로: AC-DC 변환 정류기 회로 및 논리 게이트 구현 원리 • 회로 해석 방법: 다이오드 ON/OFF 상태를 가정하고 KCL/KVL을 적용하여 일관성 검증 |
||
|
[20강] 접합 다이오드의 단자특성
|
0:
30:
27
|
|
|
접합 다이오드의 단자 특성
• 접합 다이오드 i-v 특성: 순바이어스, 역바이어스, 항복 영역으로 구분하여 동작 원리 및 핵심 파라미터 정의. • 순바이어스 영역: $I=I_S(e^{V/V_t}-1)$ 근사식으로 전류-전압 관계를 정의하고, 열 전압($V_t$) 및 포화 전류($I_S$)의 온도·접합 면적에 따른 특성 변화 분석. • 역바이어스 및 항복 영역: 미소 역방향 포화 전류($I_S$)와 누설 효과, 항복 전압($V_{ZK}$)을 통한 다이오드 파괴 및 제너 다이오드 동작 원리 이해. |
||
|
[21강] 다이오드의 순방향 특성 모델
|
0:
50:
05
|
|
|
다이오드 순방향 특성 모델
• 다이오드 순방향 모델: 지수, 정전압 강하, 이상 모델을 활용하여 다이오드 동작을 근사화하고 회로를 분석. • 소신호 모델: DC 바이어스 상 작은 AC 신호에 대한 다이오드의 동적 응답을 증분 저항 $r_d = V_T/I_D$로 분석. • 다이오드 전압 조정: 소신호 모델을 통해 입력 전압 및 부하 변동에도 출력 전압을 일정하게 유지하는 특성 파악. |
||
|
[22강] 제너 다이오드
|
0:
34:
12
|
|
|
제너 다이오드 개요 및 특성
• 제너 다이오드: 역방향 항복 영역에서 일정한 전압을 유지하며 전압 조정기 기능을 수행. • 주요 특성: 무릎 전류, 시험 전류, 제너 전압, 증분 저항으로 동작 원리 분석 및 모델링을 통한 회로 분석 가능. • 온도 영향 및 방지: 온도계수(TC) 특성을 이해하고, 상반된 TC를 가진 다이오드 직렬 연결로 제너 전압 온도 변화를 보상. |
||
|
[23강] 정류기 회로
|
0:
57:
24
|
|
|
정류기 회로의 종류 및 원리 분석
• 정류기 회로: AC를 DC로 변환하는 반파·전파(중간 탭, 브리지) 유형별 출력 파형 및 PIV(최대 역전압) 분석 • 필터 커패시터 정류: 리플 전압($V_r$) 발생 원리, 감소 방안 및 다이오드 도통 기간에 따른 전류 특성 파악 • 정밀 정류기: 연산 증폭기를 활용, 다이오드 문턱 전압 한계 극복 및 낮은 전압 신호의 정밀 정류 구현 |
||
|
[24강] 리미팅 회로와 클램핑 회로, 특수 다이오드 진행
|
0:
36:
31
|
|
|
전자회로 리미팅 및 클램핑 회로와 특수 다이오드
• 리미팅 및 클램핑 회로: 신호 진폭 제한 및 DC 레벨 조정 원리, 단일/이중 리미터 및 직류 복원기 구조 학습 • 전압 배가기: 다이오드와 커패시터 조합을 통한 입력 전압 N배 증폭 원리 및 구성 이해 • 특수 다이오드: 쇼트키(고속 스위칭), 버랙터(가변 정전용량), 광(광-전기 변환), 발광(전기-빛 변환) 다이오드의 특성과 응용 분석 |
||
| 4장. 바이폴라 접합트랜지스터 | ||
|
[25강] 소자구조와 물리적인 동작 (1)
|
1:
02:
05
|
|
|
바이폴라 접합 트랜지스터 (BJT) 소자 구조와 물리적 동작
* 바이폴라 접합 트랜지스터(BJT): 전자와 정공을 활용하는 전류 제어 3단자 소자로, NPN/PNP 구조를 가지며 신호 증폭 및 스위치 회로에 활용. * BJT 동작 모드: 이미터-베이스 및 컬렉터-베이스 접합의 바이어스 조건에 따라 활성(증폭기), 차단(스위치), 포화(스위치) 모드로 분류. * BJT 활성 모드 동작 및 전류 이득: 이미터-베이스 순방향, 컬렉터-베이스 역방향 바이어스에서 $V_{BE}$에 지수 의존하는 컬렉터 전류($I_C$)가 흐르며, 전류 이득 $\alpha, \beta$로 증폭 특성을 정의. |
||
|
[26강] 소자구조와 물리적인 동작 (2)
|
0:
24:
33
|
|
|
전자회로 소자구조, BJT 포화 모드 및 PNP 트랜지스터 동작
• BJT 동작 모드: 실제적 트랜지스터 구조 기반, 활성/포화 모드 진입 조건($v_{CB} < -0.4V$ 또는 $v_{BC} > 0.4V$) 및 특성 파악. • BJT 포화 모드: $i_C / i_B$ 비율이 활성 $\beta$보다 작은 조건에서 강제 $\beta$ 개념 및 $V_{CE}$ (0.1V~0.3V) 분석. • PNP 트랜지스터: NPN과 대칭되는 구조, 캐리어 및 전류/전압 바이어스 방향을 통한 동작 원리 이해. |
||
|
[27강] 전류 전압 특성
|
0:
53:
27
|
|
|
전류 전압 특성: 활성모드 및 포화모드 동작, 얼리 효과 분석
• BJT 전류 전압 특성: 활성모드 및 포화모드의 바이어스 조건 정의, 컬렉터 전류($I_C$)와 베이스 전류($I_B$), 이미터 전류($I_E$) 관계 분석. • 얼리 효과: 컬렉터 전압($V_{CE}$) 증가에 따른 베이스 폭 변조로 인한 $I_C$ 증가 원리 및 얼리 전압($V_A$) 개념 이해. • 트랜지스터 온도 특성: $I_{CBO}$의 온도 의존성 및 $V_{BE}$의 온도 변화에 따른 특성 변화 파악. |
||
|
[28강] 직류에서의 BJT 회로
|
1:
02:
21
|
|
|
직류 BJT 회로 해석 및 바이어스 회로 분석
• 직류 BJT 회로 해석: 트랜지스터 동작 모드(활성, 포화, 차단) 정의, KVL/KCL 기반 전류·전압 계산 및 모드 검증 절차. • BJT 동작 모드: 활성(증폭), 포화(스위칭 온), 차단(스위칭 오프)별 V_BE/V_CE 특성 및 직류 바이어스 회로를 통한 안정적인 동작점 설정. • 주요 직류 바이어스 회로: 전압분배, 베이스, 이미터, 컬렉터 궤환 회로의 고유한 구조 및 해석 기법 이해. |
||
|
[29강] 트랜지스터 항복과 온도 영향
|
0:
42:
25
|
|
|
트랜지스터 항복 및 온도 영향 분석
* 트랜지스터 회로 해석: 태브난 등가 회로 기반 바이어스 전류 및 전압 계산 절차 요약. * 트랜지스터 항복 특성: 공통 베이스($BV_{CBO}$) 및 공통 이미터($BV_{CEO}$) 항복 전압 정의와 비교 분석. * $\beta$ 온도 의존성: 직류 전류 및 온도 변화에 따른 전류 이득 $\beta$의 변화와 회로 설계 영향 분석. |
||
| 5장.전계효과 트랜지스터 | ||
|
[30강] 소자구조와 물리적인 동작 (1)
|
0:
57:
33
|
|
|
E-MOSFET 소자 구조 및 물리적 동작
* E-MOSFET 개념: 게이트 전압으로 채널(반전층)을 유도, 드레인 전류를 제어하는 전압 제어형 반도체 소자 원리. * 핵심 파라미터: 채널 형성의 문턱전압($V_T$)과 채널 전하량을 결정하는 과구동 전압($V_{OV}$)이 핵심 물리량. * 동작 모드: 드레인-소스 전압($V_{DS}$)에 따라 트라이오드 영역(선형)과 포화 영역(정전류)으로 구분. |
||
|
[31강] 소자구조와 물리적인 동작 (2)
|
1:
12:
57
|
|
|
MOSFET 소자 구조 및 물리적 동작 특성 분석
• MOSFET 기본 동작: 게이트 전압($V_{GS}$) 제어를 통한 채널 형성, 드레인 전류($I_D$) 조절, 전압 제어 저항 특성 정의. • MOSFET 동작 영역: 트라이오드 및 포화 영역에서 채널 경사 변화, 핀치오프($V_{OV}$), 드레인 전류($I_D$) 포화 현상 분석. • CMOS 기술 및 PMOSFET: NMOSFET과의 상보적 결합으로 고성능 회로 구현, 서브스레시홀드 전류($I_D$) 특성 포함. |
||
|
[32강] 전류 전압특성
|
0:
51:
24
|
|
|
전자회로 전류 전압특성
* MOSFET 동작 특성: N/P채널 MOSFET의 회로 기호, 차단·트라이오드·포화 영역별 전류-전압 관계 및 과구동 전압 이해. * 채널 길이 변조 효과: 포화 영역에서 $v_{DS}$ 증가에 따른 $i_D$ 변화와 얼리 전압($V_A$), $\lambda$ 파라미터를 통한 유한 출력 저항($r_o$) 모델링. * MOSFET 대신호 모델: 채널 길이 변조를 반영한 출력 저항 $r_o$를 포함하는 대신호 등가회로 구성. |
||
|
[33강] 직류에서의 MOSFET 회로와 모체 효과 및 기타 주제
|
0:
56:
21
|
|
|
직류에서의 MOSFET 회로 해석 및 동작 특성
• 직류 MOSFET 회로 해석: NMOS, PMOS, CMOS 트랜지스터의 동작 영역(포화, 트라이오드, 차단) 판단 및 전류·전압·저항 등 회로 파라미터 설계와 계산. • MOSFET 심화 특성: 몸체 효과에 의한 문턱 전압 변화, 온도 영향, 속도 포화 현상, 항복 및 입력 보호 회로의 원리 이해. • CMOS 인버터 동작: NMOS/PMOS 조합을 통한 입력-출력 특성 분석 및 공핍형 FET의 구조·동작 원리 차이. |
||
| 6장. 트랜지스터 증폭기 | ||
|
[34강] 기본 원리 (1)
|
0:
50:
39
|
|
|
트랜지스터 증폭기 기본 원리
* 트랜지스터 증폭기: MOSFET 및 BJT의 활성 영역 동작을 통해 DC 신호에 AC 신호를 선형 증폭하는 원리. * 바이어싱 및 Q점: 선형 증폭을 위한 안정적인 DC 동작점 설정 과정으로, 왜곡 없는 최대 신호 스윙을 확보. * 소신호 전압 이득: 부하 저항 및 동작점 전류에 의해 결정되며, MOSFET과 BJT 모두 180도 위상차의 반전 증폭 특성 보유. |
||
|
[35강] 기본 원리 (2)
|
0:
28:
53
|
|
|
기본 원리 (2)
* BJT 증폭 원리: 전압 이득 계산 및 바이어스 점 분석을 통한 공통 이미터 회로의 증폭 특성 이해. * VTC 도식 해석: 트랜지스터 동작 모드(차단, 활성, 트라이오드)와 BJT 및 MOSFET 스위칭 특성 비교. * MOSFET 증폭기 최적화: Q점 및 $R_D$ 값 설정을 통한 최대 이득과 왜곡 없는 출력 신호 스윙 확보. |
||
|
[36강] 소신호 동작과 모델 (1)
|
1:
04:
07
|
|
|
MOSFET 소신호 동작과 모델 (1)
• MOSFET 소신호 동작: 선형 증폭을 위한 직류 바이어스점 설정, 왜곡 방지 및 직류/교류 해석 분리 원리 • 트랜스컨덕턴스($g_m$) 및 출력 저항($r_o$): MOSFET 핵심 파라미터 정의, 다양한 표현식과 직류 바이어스점 의존성 • MOSFET 소신호 등가 회로 모델: 전압 제어 전류원으로 구성, 채널 변조 고려한 출력 저항($r_o$) 반영 및 전압 이득 분석 |
||
|
[37강] 소신호 동작과 모델 (2)
|
1:
00:
33
|
|
|
소신호 동작 및 모델링 심화: MOSFET과 BJT
* MOSFET 소신호 동작: 입력저항, T형 등가회로, 몸체 효과 모델링을 통한 선형 동작 조건 및 특성 분석. * BJT 소신호 동작: DC 바이어스, 트랜스컨덕턴스($g_m$), 베이스/이미터 입력저항($r_\pi, r_e$) 기반 증폭기 특성 모델링. * 트랜지스터 소신호 증폭: MOSFET과 BJT의 트랜스컨덕턴스 결정 요인 및 선형 동작 조건 비교. |
||
|
[38강] 소신호 동작과 모델 (3)
|
0:
48:
26
|
|
|
소신호 동작과 모델 분석
* 하이브리드 $\pi$ 모델 및 T-모델: 트랜지스터 소신호 동작 해석에 사용되며, 각각 VCCS와 CCCS 제어 특성을 가짐. * 증폭기 5단계 해석 과정: 직류 동작점 설정부터 소신호 파라미터 계산까지 체계적 분석하며, 얼리 효과($r_o$)는 전압 이득 감소를 유발함. * 공통 이미터/베이스 증폭기: 각각 반전/비반전 증폭 특성을 가지며, 선형 동작을 위한 최대 입력 진폭 고려가 필수적임. |
||
|
[39강] 기본 구성 (1)
|
0:
53:
24
|
|
|
전자회로 기본 구성 및 증폭기 특성
• 증폭기 기본 개념: MOSFET 및 BJT의 Pi/T 등가 모델과 공통 소스/게이트/드레인, 이미터/베이스/컬렉터 구성 분석. • 증폭기 특성화 파라미터: 입력 저항, 출력 저항, 전압 이득 정의 및 계산을 통한 증폭기 성능 정량화. • 부귀환 효과: 소스/이미터 저항($R_S$/$R_e$) 추가로 이득 감소, 입력 저항 증가, 비선형 왜곡 및 고주파 응답 개선. |
||
|
[40강] 기본 구성 (2)
|
1:
18:
00
|
|
|
전자회로 증폭기 기본 구성 (2)
• CG/CB 증폭기: 낮은 입력 저항, 높은 출력 저항, 우수한 고주파 응답 및 양의 전압 이득 특성을 지닌 증폭 방식 • 소스/이미터 폴로어: 높은 입력 저항, 낮은 출력 저항, 단위 전압 이득을 통해 임피던스 변환 및 전압 완충 역할을 수행 • 출력 저항 $r_o$: 개별 회로에서는 무시되나, IC 증폭기 설계 시 회로 해석의 정확성을 위해 반드시 고려해야 할 핵심 요소 |
||
|
[41강] 바이어싱
|
1:
00:
37
|
|
|
바이어싱 개요 및 MOSFET/BJT 바이어스 기법
• 바이어싱 개요: 트랜지스터 직류 동작점 설정 및 예측 가능한 전류 확보를 통한 높은 이득과 회로 안정성 유지 • MOSFET 바이어싱: 소스 저항(RS) 및 드레인-게이트 귀환 저항(RG)을 활용한 부귀환으로 드레인 전류 안정화 • BJT 바이어싱: 이미터 저항(RE) 포함 전압 분배 및 컬렉터-베이스 귀환 저항(RB)으로 베타 및 온도 변화에 둔감한 컬렉터 전류 설정 |
||
|
[42강] 개별회로 증폭기
|
1:
01:
12
|
|
|
전자회로 개별 증폭기 특성 및 주파수 응답
* 개별 증폭기 유형: CS, CE, CB, CC별 입력/출력 저항, 전압/전류 이득, 위상 특성 분석 및 이미터 저항 효과 이해. * 커패시터 역할: 결합/바이패스 커패시터는 DC 차단 및 AC 신호 경로 제어하며, 등가회로 시 DC 오픈, AC 쇼트 적용. * 증폭기 주파수 응답: 저/고주파 이득 감소 원인 분석, 대역폭과 이득-대역폭 곱의 정의 및 이득-대역폭 상충 관계 이해. |
||
| 7장. 집적회로 증폭기의 빌딩블룩 | ||
|
[43강] 집적회로 증폭기의 빌딩블록 (1)
|
1:
07:
15
|
|
|
집적회로 증폭기 빌딩 블록 (1): 바이어싱 및 전류 미러
* 집적회로 설계 철학: 저항·커패시터 최소화, 저전력 제한 환경에서 트랜지스터를 활용한 전류 전원 및 바이어싱 구현. * 전류 미러 동작 원리: 기준 전류를 복제하여 증폭 단계에 DC 바이어스를 제공하는 핵심 빌딩 블록의 구조와 기능. * MOSFET/BJT 미러 특성: 트랜지스터 W/L 비율, 베이스 전류, Early 효과에 따른 전류 전달 비율 및 출력 저항 제어. |
||
|
[44강] 집적회로 증폭기의 빌딩블록 (2)
|
0:
56:
19
|
|
|
집적회로 증폭기의 빌딩블록 (2)
• 집적회로 증폭기 설계: 높은 이득 확보와 낮은 전원 전압 환경에서 정확한 구현을 위해 저항을 전류 전원으로 대체. • 고유이득($A_0$): 증폭 소자 자체의 최대 이득을 정의하고 계산하며, MOSFET과 BJT의 소신호 파라미터와 비교하여 특성 분석. • 증폭기 동작 분석: 선형 증폭을 위한 포화 영역 조건, 얼리 효과의 영향, 그리고 이득 증대를 위한 전류 버퍼 활용 방안 학습. |
||
|
[45강] 집적회로 증폭기의 빌딩블록 (3)
|
0:
38:
37
|
|
|
공통 게이트 및 공통 베이스 증폭기 특성
* 공통 게이트/공통 베이스 증폭기 개요: 낮은 입력 저항과 높은 출력 저항을 갖는 전류 버퍼 회로의 기본 개념 및 구조 이해. * 공통 게이트 회로 특성: 게이트 접지, 소스 입력/드레인 출력 구조로 소스 저항($R_s$)에 따른 출력 저항 변화 및 몸체 효과 적용. * 공통 베이스 회로 특성: 베이스 접지, 이미터 입력/컬렉터 출력 구조로 전류 이득이 1에 가깝고 이미터 저항($R_E$)으로 출력 저항 증가. |
||
|
[46강] 집적회로 증폭기의 빌딩블록 (4)
|
0:
44:
43
|
|
|
집적회로 증폭기: 캐스코드 증폭기
• 캐스코드 증폭기: 출력 저항, 전압 이득, 대역폭 향상을 위해 트랜지스터를 종속 연결하는 기본 회로 구조. • MOS/BJT 캐스코드: 각 구현 방식의 동작 원리, 캐스코드 전류 전원 설계 및 전압 이득 분산 분석. • 이중/폴디드 캐스코드: 이득 극대화를 위한 이중 캐스코딩과 저전압 환경 한계를 극복하는 폴디드 캐스코드 응용. |
||
|
[47강] 집적회로 증폭기의 빌딩블록 (5)
|
0:
41:
22
|
|
|
향상된 전류 미러 회로 분석: 캐스코드, 윌슨, 위들러
• 향상된 전류 미러 회로: 정확한 전류 전달, 높은 출력 저항, 낮은 동작 전압 등 IC 증폭기 설계 요구사항 분석 • 캐스코드 및 윌슨 전류 미러: 출력 저항 증대 원리, 최소 동작 전압 요구 사항 및 $\beta$ 의존성 감소 메커니즘 학습 • 위들러 전류 전원: 작은 전류 생성 및 칩 면적 효율성, 이미터 저항($R_E$)을 활용한 출력 저항($R_o$) 향상 이해 |
||
|
[48강] 집적회로 증폭기의 빌딩블록 (6)
|
0:
29:
22
|
|
|
집적회로 증폭기의 빌딩블록: 유용한 트랜지스터 쌍
• 트랜지스터 쌍 증폭기: 단일 트랜지스터 한계 극복을 위한 입력 저항 증가, 대역폭 확장, 전압 이득 향상 등 성능 최적화 원리. • 공통 컬렉터-공통 이미터 및 BiCMOS: 높은 입력 저항과 대역폭 제공, FET와 BJT 결합으로 무한대 입력 저항 및 고이득 구현. • 달링턴 구성 및 공통 컬렉터-공통 베이스: 높은 전류 이득 확보, 낮은 입력 저항 개선 및 넓은 대역폭 확장 기능 제공. |
||
| 8장. 차동증폭기와 다단증폭기 | ||
|
[49강] MOS차동쌍(1)
|
1:
08:
56
|
|
|
MOS 차동쌍의 이해와 동작 원리
• MOS 차동쌍: 연산증폭기 입력단으로 잡음 제거 및 높은 집적도를 위한 핵심 회로이며, MOSFET은 포화 영역에서 동작한다. • 동상모드 동작: 동일 입력 신호에 대해 출력 전압 변화가 없어 동상모드 제거 특성을 보이며, MOSFET 포화 영역 유지를 위한 입력 전압 범위를 가진다. • 차동모드 동작: 입력 차동 전압에 비례하는 출력을 생성하며, 선형 증폭기 동작을 위해 입력 전압은 특정 선형 동작 범위 내에서 유지되어야 한다. |
||
|
[50강] MOS차동쌍(2)
|
0:
47:
25
|
|
|
MOS 차동쌍 동작 원리 및 증폭기 분석 (2)
* MOS 차동쌍 대신호: $v_{id}^2$항 비선형성 발생, 소신호 근사($v_{id}/2 \ll V_{OV}$)로 선형 증폭 기능 구현. * 차동 출력 구조: 직류 성분 자동 제거, 단동 대비 2배 이득, 가상 접지 기반 절반 회로로 효율적 분석. * 증폭기 이득 최적화: 전류원 부하 및 캐스코드 구조 적용을 통한 유효 출력 저항 증대 및 고이득 증폭기 설계. |
||
|
[51강] BJT 차동쌍
|
1:
07:
24
|
|
|
BJT 차동쌍 기본 동작 및 특성 분석
• BJT 차동쌍 기본 동작: 동상모드 신호 제거, 차동모드 신호 증폭 및 활성 영역 정합 기반 전류 분배 원리 • BJT 차동쌍 전달 특성: MOSFET과 입력 범위 및 스위칭 속도 비교, 선형성 개선을 위한 이미터 저항($R_E$) 추가 효과 • BJT 차동쌍 해석 기법: 소신호 전압 이득($A_v = -g_m R_C$) 및 차동 입력 저항($R_{id}$) 계산, 대칭성을 활용한 차동 절반 회로 분석 |
||
|
[52강] 동상모드 제거
|
0:
59:
19
|
|
|
차동 증폭기 동상모드 제거 및 CMRR 분석
• 차동 증폭기 동상모드 제거: 동상 신호 이득 최소화 핵심 원리 및 성능 지표 CMRR(차동 이득/동상 이득) 정의. • 동상 모드 이득 발생 원인: 유한 전류원, $R_D$, $g_m$ 부정합에 의한 이득 발생 및 동상 절반 회로를 통한 MOS/BJT 회로 응답 분석. • CMRR 최적화 설계: 높은 CMRR 확보를 위한 차동 출력 선택 및 BJT 동상모드 입력 저항($R_{in,cm}$) 설계 고려. |
||
|
[53강] 직류 오프셋
|
0:
35:
36
|
|
|
직류 오프셋: 차동 증폭기의 부정합 요인 및 전압/전류 분석
• **직류 오프셋**: 차동 증폭기 소자 부정합으로 발생하는 출력 직류 전압 및 이를 상쇄하는 입력 오프셋 전압 개념 정의. • **MOSFET 오프셋**: 부하 저항, W/L, 문턱 전압 부정합이 과구동 전압에 비례하여 오프셋을 유발하는 특성 분석. • **BJT 오프셋**: 컬렉터 저항, 이미터-베이스 면적, 전류 이득 부정합이 열 전압 및 입력 바이어스 전류 오프셋을 야기하는 원리. |
||
|
[54강] 전류 미러 부하를 가진 차동증폭기
|
1:
23:
12
|
|
|
전류 미러 부하 차동 증폭기 분석
• 전류 미러 부하 차동 증폭기: CMRR 향상 및 차동 이득 증대를 통해 신호 처리 성능을 최적화하는 핵심 회로. • MOS/BJT 차동쌍 분석: 소신호 모델을 통해 차동 이득, 출력 저항을 결정하고 입력 오프셋 전압, 유한한 동상 모드 이득의 원인을 파악. • 오프셋 및 동상 모드 이득 감소: 윌슨 전류 미러, 캐스코드/폴디드 캐스코드 단을 활용하여 성능을 개선하고 CMRR을 극대화. |
||
|
[55강] 다단증폭기
|
1:
23:
42
|
|
|
다단 증폭기 개념 및 설계 예제
* 다단 증폭기: 높은 이득과 복합 신호 처리를 위한 여러 증폭 단 직렬 연결 구조, 입력단은 높은 입력 저항과 동상모드 제거, 중간단은 전압 이득 및 직류 레벨 시프트 기능 수행. * CMOS/BJT 연산 증폭기 분석: 전류 미러, 차동쌍 등 구성 요소별 동작 원리 및 이득, 입출력 범위, 오프셋 전압 등 핵심 성능 파라미터 계산 절차. * 오프셋 전압 및 레벨 시프팅: 소자 부정합으로 인한 오프셋 발생 원인 파악과 출력 스윙 범위 확보를 위한 직류 레벨 시프팅 개념 및 구현. |
||
| 9장. 주파수 응답 | ||
|
[56강] 개별회로 CS와 CE증폭기의 주파수 응답
|
1:
21:
24
|
|
|
전자회로 증폭기 주파수 응답 분석
• 증폭기 주파수 응답: 중간, 저주파, 고주파 대역별 이득 특성 변화 및 3dB 주파수, 대역폭 개념 정의 • 저주파 이득 감쇠: 결합 및 우회 커패시터의 리액턴스 증가에 따른 이득 감소 원리 분석, CS/CE 증폭기에서의 극점·영점 발생 메커니즘 • $f_L$ 결정 및 커패시터 설계: 단락회로 시정수 방법을 활용한 낮은 3dB 주파수($f_L$) 평가 절차 및 목표 주파수를 위한 결합·우회 커패시터 값 선정 전략 |
||
|
[57강] MOSFET과 BJT의 내부 용량성 효과와 고주파 모델
|
1:
09:
50
|
|
|
MOSFET 및 BJT 고주파 모델과 용량성 효과
• MOSFET 및 BJT 고주파 특성: 내부 용량성 효과로 인한 이득 저하 원인 분석 및 확장된 소신호 모델 정의 • 내부 커패시턴스 및 저항: MOSFET은 $C_{gs}, C_{gd}$ 포함, BJT는 $C_{\pi}, C_{\mu}$ 및 베이스 저항($r_x$)을 통해 고주파 동작 상세 분석 • 단위이득 주파수 ($f_T$): 증폭기 전류 이득이 1이 되는 주파수로, $g_m$에 비례하고 총 내부 커패시턴스에 반비례하여 고주파 성능 지표 제공 |
||
|
[58강] CS와 CE증폭기의 고주파 응답
|
1:
35:
33
|
|
|
CS 및 CE 증폭기 고주파 응답
• CS/CE 증폭기 고주파 응답: 밀러 효과를 통한 입력 커패시턴스 증배 분석 및 3dB 차단 주파수($f_H$) 계산. • 밀러 정리 원리: 출력-입력 간 임피던스($Z$)를 등가 입력/출력 임피던스로 변환하여 고주파 회로 분석 간소화. • 증폭기 고주파 성능 지표: 이득 대역폭($f_T$)과 전송 영점($f_Z$) 주파수 정의 및 $R_{sig}$, $V_{OV}$ 변화 영향 분석. |
||
|
[59강] 증폭기 고주파 응답의 해석을 위한 유용한 도구
|
0:
53:
01
|
|
|
증폭기 고주파 응답 해석 도구 및 시정수 방법
• 밀러 효과 한계 극복: 증폭기 고주파 응답의 3dB 주파수($f_H$)를 우성 극점 개념 및 개방회로 시정수 방법으로 해석. • 개방회로 시정수 방법: 전달함수 분모 $s$항 계수 $b_1$을 각 커패시터의 개방회로 시정수($\tau_i = C_i R_i$) 총합으로 계산하여 $f_H \approx 1/b_1$ 근사. • CS/CE 증폭기 적용: $C_{gd}$가 $f_H$에 지배적 영향, 전송 영점 주파수($f_Z$)는 $g_m / (2\pi C_{gd})$로 결정. |
||
|
[60강] CG와 캐스코드 증폭기의 고주파 응답
|
1:
09:
41
|
|
|
CG와 캐스코드 증폭기의 고주파 응답
* CS/CE 증폭기 고주파 한계: 밀러 효과로 인한 입력 커패시턴스 증가와 이득 감소 원리 분석. * 공통 게이트(CG) 증폭기: 밀러 효과 없이 넓은 대역폭 제공 및 낮은 이득, 입력 저항 특성. * 캐스코드 증폭기: CS와 CG 결합 구조로 밀러 효과 극복, 높은 이득과 넓은 대역폭 동시 실현. |
||
|
[61강] 소스와 이미터 폴로어의 고주파 응답
|
0:
42:
23
|
|
|
소스 및 이미터 폴로어 고주파 응답 해석
* 소스/이미터 폴로어 고주파 응답: 전압 완충기 특성을 가지며, 복잡한 고주파 해석을 위해 전달 함수 기반의 극점/영점 분석 수행. * 전달 함수 분석: 전원 흡수 정리를 활용하여 극점과 영점을 도출하고, 우성 극점 유무에 따라 3dB 주파수($f_H$) 결정 절차. * 복소 극점 및 Q 인자: Q 인자로 복소 극점 주파수 응답의 피크 여부를 판단하고, 주파수 응답 평탄도 분석에 활용. |
||
|
[62강] 차동 증폭기의 고주파 응답
|
1:
05:
41
|
|
|
차동 증폭기의 고주파 응답 해석
* **차동 증폭기 고주파 특성**: 공통모드 소스 임피던스($Z_{SS}$) 및 출력 부하 커패시턴스($C_L$)가 전체 고주파 성능 결정 핵심. * **공통모드 이득 영점($f_z$)**: $Z_{SS}$에 의해 발생, CMRR 주파수 응답을 저하시키며 전류원($Q_s$) 설계의 절충 사항을 야기. * **전류 미러 부하 영향**: 트랜스컨덕턴스($G_m$)가 주파수에 따라 $g_m$에서 $g_m/2$로 변화, $C_L$은 차동 이득의 우성 극점 형성. |
||
|
[63강] 기타 광대역 증폭기 구성
|
0:
32:
54
|
|
|
광대역 증폭기 구성 및 대역폭 개선 전략
• 광대역 증폭기: 소스/이미터 감생을 활용, 이득 감소와 대역폭 증가 트레이드오프를 통해 대역폭 확장 원리 학습 • 핵심 파라미터 분석: 전달 컨덕턴스 $G_m$·출력 저항 $R_o$·3dB 주파수 $f_H$를 개방 회로 시정수 방법으로 도출하여 고주파 응답 예측 • 복합 증폭기 구성: CD-CS·CC-CE 등 다양한 조합을 통해 밀러 효과 완화 및 광대역폭 실현 전략 분석 |
||
| 10장. 귀환 | ||
|
[64강] 일반적인 귀환 구조, 부귀환의 특성
|
1:
04:
56
|
|
|
일반적인 귀환 구조 및 부귀환 특성 분석
* **부귀환 개념**: 출력 신호의 일부를 입력으로 되돌려 시스템 안정성, 이득 감도, 대역폭, 비선형 왜곡 및 간섭을 제어하는 전자회로 원리. * **귀환 증폭기 구조**: 개방루프 이득(A) 증폭기와 귀환율($\beta$) 회로망으로 구성되며, 폐쇄 루프 이득 $A_f = A / (1+A\beta)$로 시스템 이득 결정. * **루프 이득($A\beta$) 및 효과**: 루프 이득은 부귀환 극성과 폐쇄 이득을 결정하는 핵심 파라미터로, $1+A\beta$만큼 이득 감도 감소, 대역폭 확장, 비선형 왜곡 및 간섭을 감소시킴. |
||
|
[65강] 귀환 전압 증폭기
|
0:
42:
03
|
|
|
귀환 전압 증폭기 해석
* 귀환 전압 증폭기: 직-병렬 구조를 통한 높은 입력저항 및 낮은 출력저항 특성 확보, 부귀환으로 이득 안정화 및 왜곡·잡음 감소. * 루프 이득 해석법: 귀환 증폭기의 개방 루프 이득(A), 귀환율($\beta$), 폐쇄 루프 이득($A_f$)을 $\beta \rightarrow A\beta \rightarrow A \rightarrow A_f$ 4단계로 체계적 계산. * $A\beta$ 계산 절차: $Z_t$가 무한대인 지점 절단 후 테스트 전압($V_t$) 인가, 반응 전압($V_r$)과의 비를 통해 루프 이득 산출. |
||
|
[66강] 귀환 전압 증폭기의 체계적인 해석
|
0:
39:
28
|
|
|
귀환 전압 증폭기의 체계적인 해석
• 귀환 전압 증폭기 해석: 회로를 A 회로와 $\beta$ 회로로 분리하여 개방 루프 이득 $A$와 귀환율 $\beta$를 산출하는 절차 확립 • 실제 귀환 증폭기 해석: 귀환 회로망의 로딩 효과($R_{11}, R_{22}$) 및 신호원/부하 저항($R_s, R_L$)을 고려하여 A 회로를 재구성 • 폐루프 이득 및 입출력 저항: $A$와 $\beta$를 활용하여 $A_f, R_{if}, R_{of}$ 등 귀환 증폭기의 최종 특성 파라미터 계산 |
||
|
[67강] 다른 귀환 증폭기 유형(1)
|
1:
18:
11
|
|
|
다른 귀환 증폭기 유형 및 해석
• 귀환 증폭기 유형 및 원리: 출력 신호 검출(전압/전류)과 입력 신호 혼합(직렬/병렬) 방식 기반 4가지 구성 및 부궤환 특성 이해 • 귀환 효과 및 핵심 지표: 직렬 접속은 저항 증가, 병렬 접속은 저항 감소 유발; 루프 이득($A\beta$) 무차원, 폐쇄 루프 이득($A_f$)은 $A\beta \gg 1$일 때 $1/\beta$로 근사 • 귀환 증폭기 해석 절차: 루프 이득 $A\beta$, 귀환율 $\beta$, 개방 루프 이득 $A$ 순서로 이득($A_f$)을 계산하고, 입력/출력 저항($R_{in,f}, R_{out,f}$) 변화 분석 |
||
|
[68강] 다른 귀환 증폭기 유형(2)
|
0:
46:
37
|
|
|
귀환 증폭기 유형별 입출력 저항 및 이득 분석
• 귀환 증폭기 개념: 피드백을 활용한 증폭 특성 안정화 및 입출력 저항($R_{in}, R_{out}$) 제어 원리 분석. • 트랜스레지스턴스 증폭기 (병렬-병렬): 전류 입력 전압 출력 특성 및 루프 이득 $A\beta$에 따른 $R_{in}, R_{out}$ 감소 효과. • 전류 증폭기 (병렬-직렬): 전류 입력 전류 출력 특성 및 $A\beta$에 따른 $R_{in}$ 감소, $R_{out}$ 증가 원리 학습. |
||
|
[69강] 귀환 해석 방법 요약, 안정성 문제
|
0:
29:
42
|
|
|
귀환 해석 방법 요약 및 안정성 문제
* **귀환 증폭기 해석:** 폐쇄루프 이득 근사값 $A_f \approx 1/\beta$ 계산과 직병렬 접속에 따른 입출력 저항 변화 원리 이해 * **발진 조건 및 메커니즘:** 루프이득의 주파수 의존성, 위상각 180도 및 루프이득 크기 1 이상 조건에서 발진 발생 메커니즘 분석 * **나이퀴스트 선도:** 루프이득을 극좌표로 도시하여 $(-1,0)$점과의 관계를 통해 귀환 증폭기 안정성 판별 |
||
|
[70강] 귀환이 증폭기 극점에 미치는 영향
|
1:
09:
30
|
|
|
귀환이 증폭기 극점에 미치는 영향 분석
• 귀환 증폭기 안정성: 귀환이 증폭기 극점 위치와 주파수 응답에 미치는 영향을 나이퀴스트 선도 및 S평면 분석으로 평가. • 극점 안정성 기준: 극점은 S평면 좌반 평면에 위치해야 안정하며, 우반 평면 극점은 발진, jω축 극점은 지속 발진을 유발. • 단일/다극점 증폭기 보상: 단일 극점은 무조건 안정, 다극점은 루프 이득 증가 시 불안정 가능성이 있어 주파수 보상으로 안정성 확보. |
||
|
[71강] 보데 선도를 이용한 안정성 고찰
|
0:
43:
15
|
|
|
보데 선도를 이용한 증폭기 안정성 분석
• 보데 선도 기반 증폭기 안정성: 루프 이득($A\beta$) 및 개방루프 이득($A$) 분석으로 증폭기 발진 예측 및 제어. • 이득 여유 및 위상 여유: 위상각 -180도와 루프 이득 0dB(크기 1) 기준의 차이로 증폭기 안정성 명확히 판단. • 안정성 보장 설계 원칙: 최소 45도 위상 여유 확보와 -20dB/decade 기울기 교차 규칙 준수. |
||
|
[72강] 주파수 보상
|
0:
40:
42
|
|
|
증폭기 주파수 보상
• 주파수 보상: 다극 증폭기 안정성을 위한 개방 루프 전달 함수의 극점 제어 원리 정의. • 밀러 보상: 반전 증폭단 귀환 $C_f$ 연결, 밀러 효과로 유효 커패시턴스 증대 및 극점 분산 유도 절차. • 극점 분산: 밀러 효과로 우성 극점 이동 및 고주파 극점 생성, 증폭기 대역폭 확대 및 안정성 확보 결과. |
||
| 11장. 출력단과 전력증폭기 | ||
|
[73강] 출력단과 전력증폭기(1)
|
1:
12:
59
|
|
|
출력단과 전력 증폭기 분류 및 특성
• 출력단 기능 및 전력 증폭기 분류: 낮은 출력 저항을 통한 부하 전력 효율적 전달, 선형성 및 총 고조파 왜곡(THD) 제어; 도통각에 따라 A, B, AB, C, D급으로 분류. • A급 및 B급 출력단 특성: A급은 360도 도통으로 최대 25% 효율과 비선형 왜곡; B급은 180도 도통으로 최대 78.5% 고효율이나 데드 밴드에 의한 크로스오버 왜곡 발생. • 크로스오버 왜곡 완화: B급 출력단의 데드 밴드 문제로 발생하며, AB급 출력단 사용 또는 부귀환(Negative Feedback) 적용으로 해결 가능. |
||
|
[74강] 출력단과 전력증폭기(2)
|
0:
56:
32
|
|
|
전자회로 AB급 출력단 및 전력증폭기 동작 분석
* AB급 출력단: **크로스오버 왜곡** 제거를 위해 **정지전류($I_Q$)**를 인가하여 트랜지스터의 **동시 도통**을 유도, 부드러운 전압 천이 구현. * AB급 동작 원리: 입력 신호에 따른 트랜지스터 전류($i_N, i_P$) 변화 및 **이미터 폴로어** 동작을 통한 부하 전류 공급 원리. * AB급 바이어싱 및 안정화: **다이오드 바이어싱** 및 **$V_{BE}$ 배율기**를 활용하여 **열 폭주** 방지 및 **열 안정화**를 달성하는 기법. |
||
|
[75강] 출력단과 전력증폭기(3)
|
1:
12:
29
|
|
|
AB급 출력단 및 전력 증폭기 구성 변화와 CMOS AB급 출력단 분석
• AB급 출력단 구성: 이미터 폴로어, 달링턴 구성으로 효율 및 이득 개선, 단락 및 열차단 보호 기법으로 안정성 확보. • CMOS AB급 출력단: 고전적 구성의 출력 전압 스윙 제한 및 큰 소자 단점 분석. • CMOS AB급 출력단 개선: 공통 소스 구조와 부귀환 적용으로 전압 스윙 확대 및 출력 저항 감소. |
||
|
[76강] 출력단과 전력증폭기(4)
|
0:
52:
16
|
|
|
출력단 및 전력증폭기
• IC 전력증폭기: 고이득 소신호 증폭부, AB급 출력단, 부귀환 통합 구조 및 LM380의 직류 귀환 안정화와 브리지 증폭기 응용을 다룸. • D급 전력증폭기: 출력 트랜지스터 스위칭 통한 고효율 원리 및 오디오 신호를 PWM 변조하여 스위치 구동 후 저역통과 필터로 신호 복원 과정을 설명. • D급 증폭기 특성: ON 저항, 스위칭 손실로 인한 효율 감소와 PWM 변조, 스위칭 속도 한계로 발생하는 왜곡 및 잡음 요인을 이해. |
||
|
[77강] 전력 트랜지스터
|
1:
20:
11
|
|
|
전력 트랜지스터 개요 및 열 관리
* 전력 트랜지스터: 고전압·고전류 증폭을 위한 BJT 및 MOSFET 소자의 구조, 파라미터, 열작용 원리 이해 * 전력 BJT 및 MOSFET: BJT의 안전 동작 영역(SOA)과 2차 항복 관리, MOSFET의 DMOS 구조와 온도 특성을 통한 열폭주 방지 기술 분석 * 열 관리: 접합 온도 제한을 위한 열 저항($\theta_{JA}$) 개념 및 히트 싱크 활용을 통한 최대 전력 소비($P_{Dmax}$) 최적화 전략 수립 |
||
| 12장. 연산증폭기 회로 | ||
|
[78강] 2단 CMOS 연산증폭기(1)
|
1:
09:
17
|
|
|
2단 CMOS 연산 증폭기(1)
* 2단 CMOS 연산 증폭기 구조: 차동 입력단 및 공통 소스 증폭단 구성으로 높은 직류 이득 및 넓은 출력 스윙 구현. * 주파수 보상 및 안정화: 보상 커패시턴스($C_C$) 밀러 효과로 우성 극점 형성, $-20 \text{dB/decade}$ 주파수 응답 확보. * 성능 최적화: 트랜지스터 $W/L$ 비와 채널 길이($L$) 조절로 CMRR 향상 및 직류 오프셋 제거, 입력/출력 전압 스윙 범위 확장. |
||
|
[79강] 2단 CMOS 연산증폭기(2)
|
1:
10:
29
|
|
|
2단 CMOS 연산증폭기 특성 보상, 슬루율, PSRR 및 설계 절충
• 2단 CMOS 연산증폭기 주파수 특성 보상: 극점 분리 기법과 $C_C$ 직렬 $R$을 활용한 영점 조절로 위상 여유를 확보. • 슬루율(SR) 및 PSRR: SR은 과구동 전압 $V_{OV}$ 및 $f_T$에 비례하는 출력 변화율이며, PSRR은 전원 잡음 제거 성능으로 채널 길이 $L$과 $|V_{OV}|$에 최적화. • CMOS 증폭기 설계 절충: 채널 길이 $L$과 과구동 전압 $|V_{OV}|$ 조정으로 이득, SR, PSRR, $f_T$, 입력 오프셋 전압 등 상충하는 성능을 최적화. |
||
|
[80강] 폴디드 캐스코드 CMOS 연산증폭기
|
1:
18:
58
|
|
|
폴디드 캐스코드 CMOS 연산증폭기 특성
• 폴디드 캐스코드 CMOS 연산증폭기: 1단 구조에서 높은 직류 이득, 우수한 고주파 응답, 넓은 동상모드 입력 범위 및 출력 스윙을 구현하는 증폭기. • 회로 구성: 캐스코드 트랜지스터와 전류 미러를 활용하여 출력 저항 $R_o$를 높여 전압 이득 $A_v$ 확보; 부하 커패시터 $C_L$로 주파수 보상 및 안정성 유지. • 동작 특성: 쌍평행 입력 동작으로 동상모드 입력 범위 확장, 광폭 스윙 전류 미러로 출력 전압 스윙 개선; 슬루율($SR=I_B/C_L$)은 큰 입력 신호 응답 특성 정의. |
||
|
[81강] 741 BJT 연산증폭기(1)
|
0:
34:
48
|
|
|
741 BJT 연산증폭기 내부 회로 분석
• 741 BJT 연산증폭기 설계: IC 제조 효율성을 고려한 다수 트랜지스터 및 최소 수동 소자로 바이어스, 단락 보호, 입력, 중간, 출력단 구성 원리 분석 • 입력 및 중간단 기능: pnp TR 기반 차동 증폭, 레벨 시프팅으로 입력 보호 및 신호 처리; 밀러 보상 커패시터($C_C$)를 통한 높은 이득과 주파수 응답 최적화 • 출력단 및 핵심 소자: AB급 상보쌍으로 출력 저항 최소화 및 부하 전류 공급; Q13, Q14, Q20 등 비표준 소자의 구조와 기능적 특성 이해 |
||
|
[82강] 741 BJT 연산증폭기(2)
|
1:
05:
15
|
|
|
741 BJT 연산증폭기 직류해석
• 741 BJT 연산증폭기 직류해석: 안정적 동작 위한 바이어스 상태 확립 및 부귀환 가정으로 포화 방지, 기준 바이어스 전류 및 위들러 전류원 기반 각 단 바이어스 설정. • 입력단 바이어스: 전류 미러 부하와 부귀환 루프를 통해 작동점 안정화 및 동상모드 입력 범위로 선형 활성 모드 유지. • 출력단 바이어스: $Q_{18}-Q_{19}$ 회로망으로 $2V_{BE}$ 전압 차를 제공하여 출력 트랜지스터의 AB급 바이어스를 확립. |
||
|
[83강] 741 BJT 연산증폭기(3)
|
1:
17:
32
|
|
|
741 BJT 연산증폭기 소신호 해석 및 특성
• 741 BJT 연산증폭기: 차동 입력, 중간 증폭, AB급 출력의 3단계 구조와 소신호 해석을 통한 각 단의 트랜스 컨덕턴스 및 저항 특성 분석. • 입력 오프셋 전압 및 CMRR: 저항 및 트랜지스터 부정합으로 인한 오프셋 전압 발생 원인과 동상모드 귀환을 통한 CMRR 개선 메커니즘. • 출력 단 특성: AB급 증폭기의 버퍼 작용, 전압 스윙 제한 요인 및 과전류로부터 회로를 보호하는 단락 보호 회로 동작 원리. |
||
|
[84강] 741 BJT 연산증폭기(4)
|
0:
29:
55
|
|
|
741 BJT 연산증폭기 소신호 해석 및 주파수 응답
* 741 BJT Op-Amp 소신호 해석: 입력·둘째·출력단 등가회로 분석 및 이득·저항 파라미터 정량적 계산. * Op-Amp 주파수 응답 특성: 밀러 정리를 통한 주파수 보상, 우성 극점·단위이득 주파수($f_t$)·위상 여유 분석 및 안정성 확보. * Op-Amp 동적 특성 및 보호: 슬루율(SR) 정의·계산·한계 파악 및 출력단 보호회로의 전류 제한 메커니즘 이해. |
||
|
[85강] BJT 연산증폭기의 최신 설계기법(1)
|
0:
54:
14
|
|
|
BJT 연산증폭기 최신 설계기법 요구사항 및 입력단
• 최신 BJT 연산증폭기 요구사항: 저전압·단일 전원 환경에서 동상 모드 입력 범위 및 출력 스윙 확장. • 평행 상보 입력단 설계: pnp 및 npn 차동쌍 병렬 연결을 통해 넓은 동상 모드 입력 범위 달성. • 폴디드 캐스코드 구조: 캐스코드 트랜지스터의 이중 역할로 이득 향상 및 전류 미러·저항성 부하 입력단의 한계 극복. |
||
|
[86강] BJT 연산증폭기의 최신 설계기법(2)
|
0:
53:
50
|
|
|
BJT 연산증폭기의 최신 설계기법(2)
• BJT 연산증폭기 동상 모드 귀환(CMF): 입력단 DC 전압 조절, 캐스코드 트랜지스터 활성 영역 동작 보장 및 전류 불균형 해결. • AB급 공통 이미터 출력단: 저전압 광범위 출력 스윙, 크로스오버 왜곡 감소를 위한 비활성 트랜지스터 $I_Q/2$ 전류 제어. • IQ 발생 및 최소 전류 흐름 회로: 출력단 정지 전류 $I_Q$ 확립, 비활성 트랜지스터 $I_Q/2$ 강제 유지를 위한 피드백 시스템. |
||
| 13장. 연산증폭기의 응용 | ||
|
[87강] 비교기와 슈미트 회로,슈미트 회로
|
0:
46:
57
|
|
|
대학 전공 강의 요약: 비교기 및 슈미트 회로 개념
• 비교기: 연산증폭기의 개방 이득 특성을 활용하여 두 입력 전압의 크기를 비교하고 출력 포화를 유도하는 회로. • 윈도우 비교기: 두 기준 전압($V_H, V_L$) 범위 내 입력 전압($V_I$) 검출을 통해 특정 전압 범위를 감지하는 데 활용. • 슈미트 회로: 일반 비교기의 잡음 및 채터링 문제 해결을 위해 정궤환으로 UTP/LPT 기반 히스테리시스 특성을 구현하여 잡음 내성을 향상시키는 회로. |
||
|
[88강] 다이오드와 TR에 의한 비선형회로, 대수 증폭기와 역대수 증폭기
|
1:
12:
05
|
|
|
다이오드 및 TR 기반 비선형 회로, 대수/역대수 증폭기
* 다이오드 및 TR 비선형 회로: 정류(반파, 전파), 리미터, 최대값 선택 등 비선형 특성 활용 회로 설계 및 동작 원리 * 대수/역대수 증폭기: PN 접합 지수 함수 특성 기반 신호의 대수/지수 변환 증폭기 구성 및 원리 * 온도 보상 기술: 대수/역대수 증폭기의 온도 변화 영향 분석 및 정밀도 향상을 위한 필수적 보상 방안 |
||
| 14장. 전원공급회로 | ||
|
[89강] 전압조정, 직렬형 정전압 조정기
|
0:
38:
29
|
|
|
직렬형 정전압 조정기 및 보호 회로
• **정전압 조정기**: 입력 및 부하 변동에도 안정된 출력 전압을 유지하는 회로; 직렬형 등 분류되며 선전압·부하 변동률로 성능 측정. • **직렬형 정전압 조정기 동작 원리**: 연산증폭기 기반 부귀환 제어 방식으로 기준 전압과 샘플 전압 비교 후 제어 트랜지스터를 조절하여 출력 안정화. • **과전류 보호회로**: 과부하 및 단락 시 회로 손상 방지를 위해 전류를 제한하며, 정전류 제한기와 폴드-백 전류 제한기가 핵심 기능 수행. |
||
|
[90강] 병렬형 정전압 조정기, 스위칭 정전압 조정기, IC(집적회로) 정전압 조정기
|
0:
56:
48
|
|
|
병렬형, 스위칭, IC 정전압 조정기 원리 및 특징
• 병렬형 정전압 조정기: 부하 병렬 연결 제어 요소를 통한 전압 안정 유지 및 단락 보호 기능 제공. • 스위칭 정전압 조정기: 트랜지스터 ON/OFF 교번 동작과 듀티 사이클 조절로 고효율 전압 제어 (강압, 승압, 인버터형). • IC 정전압 조정기: 3단자 소자 78XX/79XX(고정) 및 LM317/LM337(가변) 계열을 활용한 정/부 출력 전압 안정화. |
||
| 15장. 사이리스터와 그외의 소자들 | ||
|
[91강] 기본적인 4층 다이오드, 실리콘 제어 정류기(SCR), SCR응용
|
1:
09:
10
|
|
|
사이리스터 (4층 다이오드, SCR) 동작 원리 및 응용
• 사이리스터 기초: 4층 반도체 pnpn 구조의 스위칭 소자로, 4층 다이오드는 순방향 전압으로 턴-온/오프 제어. • SCR (실리콘 제어 정류기): 게이트 단자로 턴-온 시점 제어하며, 유지 전류 이하 감소 또는 강제 전환으로 턴-오프 구현. • 사이리스터 응용: 전력 온-오프 제어, 위상 제어 기반 반파 전력 제어, 정전 대비 조명 및 과전압 보호 회로에 활용. |
||
|
[92강] 다이악과 트라이악, 실리콘-제어 스위치(SCS), 단일접합 트랜지스터(UJT)
|
0:
43:
27
|
|
|
다이악, 트라이악, 실리콘-제어 스위치(SCS), 단일접합 트랜지스터(UJT)
• 다이악, 트라이악: 브레이크오버 전압(다이악) 또는 게이트 펄스(트라이악)로 온/오프 제어되는 양방향 스위치 동작 및 위상 제어. • 실리콘-제어 스위치(SCS): 음극, 양극 두 게이트로 ON/OFF를 정밀 제어하며, SCR 대비 빠른 스위칭 특성 및 디지털 응용. • 단일 접합 트랜지스터(UJT): 단일 PN 접합 구조의 부(-) 저항 특성 및 첨두점 전압($V_P$)을 활용한 이장 발진기/트리거 소자 원리. |
||
|
[93강] 프로그램 가능한 단일접합 트랜지스터(PUT), IGBT, 광트랜지스터, 광-활성 SCR(LASCR), 광결합기
|
1:
04:
43
|
|
|
프로그램 가능한 단일접합 트랜지스터 및 광전자 소자
• 프로그램 가능한 단일접합 트랜지스터(PUT): 사이리스터 기반의 전압 제어 스위칭 소자로, 이장 발진기 회로에 활용. • 절연 게이트 양극성 트랜지스터(IGBT): MOSFET과 BJT 특성을 결합한 고전력 전압 제어 스위칭 소자로, 래치-업 방지 및 빠른 스위칭 기능. • 광 트랜지스터, 광 활성 SCR(LASCR), 광 결합기: 빛 에너지를 전기 신호로 변환하여 광 센싱, 트리거링, 회로 간 전기적 절연을 제공. |
||
| 16장. 여파기와 동조증폭기 | ||
|
[94강] 서론, 여파기 전송, 유형, 그리고 사양, 여파기 전달함수
|
1:
00:
07
|
|
|
여파기와 동조 증폭기 개론
• 여파기 개념 및 유형: 특정 주파수 대역 통과·저지 전자회로로, 수동 LC 한계 극복을 위한 능동 RC·무인덕터 여파기 발전. • 여파기 특성 및 사양: 전달 함수, 이득·감쇠 함수로 분석하며, $A_{max}, A_{min}, \omega_p, \omega_s$로 성능 정의. • 전달 함수 분석: 안정적인 여파기 설계는 극점의 $s$ 평면 좌반면 위치를 요구하며, 영점은 주파수 응답 특성 결정. |
||
|
[95강] 버터워스 여파기와 체비셰프 여파기, 1차 및 2차 여파기 함수(1)
|
0:
57:
29
|
|
|
버터워스 및 체비셰프 여파기, 1/2차 여파기 함수
• 버터워스 여파기: 최대 평탄 응답 저역통과 필터로, 전극점 여파기 특성을 가지며 설계 절차에 따라 구현. • 체비셰프 여파기: 통과대역 균등 리플 응답 저역통과 필터로, 버터워스 대비 낮은 차수로 효율적인 저지대역 감쇠 제공. • 1차 및 2차 여파기 함수: 고차 여파기 종속 설계의 기본 블록이며, 전대역통과 여파기는 이득 일정 위상 조절로 지연 등화기에 활용. |
||
|
[96강] 1차 및 2차 여파기 함수(2)
|
0:
44:
20
|
|
|
2차 여파기 함수와 유형 분석
• 2차 여파기 함수: **극점 주파수($\omega_0$)와 Q 파라미터**로 특성 결정; Q값은 주파수 응답의 선택성과 대역폭을 제어. • 2차 여파기 유형: **전송 영점 위치**에 따라 저역, 고역, 대역 통과, 노치, 전대역으로 구분; 각 유형별 주파수 응답 및 이득 특성 분석. • 주요 여파기 특징: 대역 통과 필터는 **중심 주파수($\omega_0$)와 3dB 대역폭($\omega_0/Q$)**으로 선택도 정의; 노치 필터는 특정 주파수 전송 영점, 전대역 필터는 위상 응답으로 선택성 발휘. |
||
|
[97강] 2차 LCR 공진기
|
0:
54:
24
|
|
|
2차 LCR 공진기 및 필터 구현
* 2차 LCR 공진기: 병렬 LCR 회로의 극점 및 고유 모드를 기반으로 다양한 여파기 구현 원리 학습. * 여파기 설계: 입력 주입 위치 조정으로 저역, 고역, 대역, 노치, 전대역 통과 필터의 전달 함수와 전송 영점 특성 실현. * 필터 기능 제어: 고유 주파수($\omega_0$), 품질 계수($Q$), LCR 소자 값 및 영점·극점 위치 분석을 통한 필터 기능 최적화. |
||
|
[98강] 시뮬레이티드 인덕터에 기초를 둔 2차 능동여파기
|
0:
44:
40
|
|
|
시뮬레이티드 인덕터 기반 2차 능동 여파기
* Antoniou 시뮬레이티드 인덕터: LCR 공진기 인덕터 한계를 극복하기 위한 연산증폭기-RC 회로 기반 유도성 임피던스($L$) 구현 및 해석. * 2차 능동 여파기 설계: 시뮬레이티드 인덕터를 활용한 극점 주파수($\omega_0$) 및 Q 인수 제어와 RC 값 기반 여파기 파라미터 유도. * 다양한 여파기 유형 및 완충증폭기: 입력 마디 조정을 통한 저역·고역·대역·노치·전대역 필터 구현과 완충증폭기로 부하 영향 최소화 및 이득 조정. |
||
|
[99강] 2차 적분기 루프 구성에 기초를 둔 2차 능동여파기
|
0:
41:
33
|
|
|
2차 적분기 루프 기반 능동여파기
• 2차 능동여파기: 2개의 적분기를 종속 연결한 2-적분기 루프 회로로, LP·HP·BP 필터 함수를 동시 구현하는 만능 여파기 원리. • KHN 바이쿼드: 밀러 적분기와 연산증폭기 가산기로 구성되며, $\omega_0, Q, K$ 파라미터 설정을 통해 저항값을 결정하는 설계 방식. • Tow-Thomas 바이쿼드: 단일 출력 모드와 피드포워드를 통한 경제적 구현 방식으로, 두 바이쿼드 모두 노치 및 전대역 통과 함수로 확장 가능. |
||
|
[100강] 단일증폭기 쌍 2차 능동여파기
|
0:
51:
01
|
|
|
단일 증폭기 쌍2차 능동 여파기
* 단일 증폭기 쌍2차 능동 여파기(SAB): 경제적이고 전력 효율적인 필터로, Q-인수 10 이하 응용에 적합하며 소자 오차에 민감함. * SAB 합성 절차: RC 회로망의 영점을 이용해 공액 복소수 극점을 형성하고, 입력 신호 주입으로 전송 영점을 구현. * 상보 변환: 동일한 극점을 유지하면서 다양한 필터 응답(대역통과, 고역통과, 저역통과)을 생성하는 등가 귀환 루프 기법. |
||
|
[101강] 감도, 트랜스 컨덕턴스-C 여파기
|
0:
59:
21
|
|
|
필터 감도 분석 및 트랜스컨덕턴스-C 여파기 설계
* 필터 감도 분석: 소자 공차 및 증폭기 이득 변화에 대한 여파기($\omega_0, Q$) 민감도를 $S_x^y$로 정량화하며, 고Q에서 증폭기 이득에 대한 Q 감도가 크게 증가함. * G_m-C 여파기 개념: 트랜스컨덕터와 커패시터로 RC 여파기 IC 구현 한계를 극복하는 고주파 필터이며, 저항 및 적분기 빌딩 블록을 활용. * G_m-C 여파기 설계: 트랜스컨덕터의 선형성 및 차동 증폭 특성을 기반으로 1차 및 2차 저역 통과/대역 통과 여파기를 효율적으로 구현. |
||
|
[102강] 스위치드 커패시터 여파기
|
0:
30:
18
|
|
|
스위치드 커패시터 여파기 개요 및 설계 원리
• 스위치드 커패시터 여파기: CMOS 집적회로 필터 기술로, 작은 커패시터, 스위치, 연산 증폭기를 사용하여 가청주파 필터 설계에 활용됨. • 저항 등가 원리: 클럭 주파수에 맞춰 스위칭되는 커패시터가 저항과 등가로 동작하며, 이를 통해 능동 RC 적분기의 시정수를 클럭 주기와 커패시터 비로 정밀 제어. • 바이쿼드 필터 구현: 반전 및 비반전 스위치드 커패시터 적분기를 조합하여 복잡한 바이쿼드 필터를 실현하며, 능동 RC 바이쿼드와의 대응 관계를 통해 회로 특성 분석. |
||
|
[103강] 동조증폭기
|
0:
43:
34
|
|
|
동조 증폭기 개요 및 설계 원리
• 동조 증폭기 개요: LCR 병렬 회로 기반의 협대역 주파수 선택 증폭기로, 통신용 RF/IF 단에서 중심 주파수 및 대역폭 조정에 활용. • Q 인수 개선 및 밀러 효과 완화: 인덕터 손실 보상을 위한 변압기 및 부성 저항 활용, 캐스코드/CC-CB 구성으로 밀러 효과에 의한 회로 불안정성 해소. • 다중 동조 기법: 동기 동조로 선택도와 대역폭 감소, 스태거 동조로 평탄한 통과대역 및 향상된 선택도 구현. |
||
| 17장. 신호발생기와 파형 성형회로 | ||
|
[104강] 서론, 사인파 발진기의 기본원리
|
1:
01:
01
|
|
|
사인파 발진기의 기본 원리 및 진폭 조절 메커니즘
* 사인파 발진기 기본 원리: 증폭기 및 주파수 선택 회로망을 이용한 정귀환 루프 기반, 바르크하우젠 조건(|Aβ|=1, 위상 0°) 만족 시 발진. * 비선형 진폭 조절 메커니즘: 발진 진폭 안정화를 위해 필수적이며, 리미터 회로(다이오드 및 연산 증폭기 활용) 또는 제어 저항 소자로 구현. * 리미터 회로 동작: 출력 진폭을 특정 레벨로 제한하며, 주파수 선택 회로망의 여파 작용으로 파형 순수도를 향상. |
||
|
[105강] 연산증폭기 RC 발진기
|
0:
54:
21
|
|
|
연산증폭기 RC 발진기 회로
• 연산증폭기 RC 발진기 유형: 윈브리지, 위상편이, 쿼드러처, 능동 여파기 동조 방식 등 RC 회로를 이용한 사인파 발진기 구성 원리 학습 • 발진 조건 및 진폭 조절: RC 회로망 위상 지연/필터링 특성 및 루프 이득 조건을 활용한 발진 주파수 결정과 다이오드 리미터를 통한 진폭 안정화 기술 이해 • 주파수 응답 및 한계: 10Hz~100kHz 발진에 적합하며, 저주파 소자 크기 및 고주파 연산증폭기 응답 한계로 성능이 제한됨 |
||
|
[106강] LC 발진기와 수정발진기
|
0:
45:
12
|
|
|
LC 발진기와 수정발진기 이해
• LC 발진기: 트랜지스터와 LC 동조 회로를 활용한 고주파 발진기로, 콜피츠·하틀리(분배기) 및 교차 결합(IC 적합) 회로가 정귀환 및 자기제한 특성으로 발진 주파수와 진폭을 결정. • 수정 발진기: 압전 결정의 전기 기계적 공진(높은 Q값, 안정성)을 활용, 등가 회로의 직병렬 공진을 통해 정밀한 단일 주파수 발진을 제공하나 주파수 가변은 불가. |
||
|
[107강] 쌍안정 멀티바이브레이터
|
0:
55:
45
|
|
|
쌍안정 멀티바이브레이터의 개념 및 응용
• 쌍안정 멀티바이브레이터: 두 안정상태를 갖는 회로로, 정귀환 루프와 연산증폭기를 통해 특정 트리거 신호로 상태 전환. • 히스테리시스 특성: 입력 변화에 따른 문턱 전압 조정을 통해 잡음 제거 및 안정적인 비교기 기능 제공. • 주요 응용: 이전 상태를 기억하는 특성으로 디지털 기억소자 및 슈미트 트리거로 활용, 제너 다이오드로 출력 레벨 정밀화. |
||
|
[108강] 비안정 멀티바이브레이터를 이용한 구형파와 삼각파의 생성, 표준펄스의 생성 : 단안전멀티바이브레이터
|
0:
41:
41
|
|
|
비안정 및 단안정 멀티바이브레이터 회로 분석
• 비안정 멀티바이브레이터: 두 준안정 상태 간 주기적 충방전을 이용한 구형파 및 삼각파 생성 원리 분석 및 주기 계산. • 단안정 멀티바이브레이터: 트리거 신호로 제어되는 하나의 안정/준안정 상태 전환을 통한 표준 펄스 생성 및 펄스 폭 결정. • 멀티바이브레이터 회로 분석: 각 회로의 동작 원리, 전압 변화, 파형 생성 조건 및 타이밍 제어, 회복 기간 개념 이해. |
||
|
[109강] 집적회로 타이머, 비선형 파형성형회로
|
1:
09:
00
|
|
|
전자회로 타이머 및 비선형 파형 성형회로
• 555 IC는 두 비교기, SR 플립플롭, 트랜지스터로 구성되어 외부 RC 소자를 통해 단안정 및 비안정 멀티바이브레이터 구현. • 멀티바이브레이터 동작 원리: 단안정 모드는 트리거에 의해 일정 시간 펄스 생성, 비안정 모드는 지속적인 충방전으로 발진 주파수와 듀티 사이클 조정 가능한 구형파 생성. • 비선형 파형 성형회로: 다이오드나 트랜지스터의 비선형 특성을 활용하여 삼각파를 사인파로 변환하며, 클리핑 방식과 비선형 증폭 방식으로 파형 형성. |
||
| 18장. 통신회로 | ||
|
[110강] 기본 수신기, 선형곱셈기, 진폭변조
|
1:
08:
48
|
|
|
통신회로의 기본 수신기, 선형 곱셈기 및 진폭 변조
* 슈퍼헤테로다인 수신기: 고정된 중간 주파수(IF) 원리를 기반으로 AM/FM 신호를 선택하고 복원하는 수신기 구성 및 동작 방식. * 선형 곱셈기: 주파수 혼합, 제곱, 분할, 제곱근, 평균 제곱 등 다양한 신호 처리 응용 기능을 제공하는 핵심 회로. * 진폭 변조(AM) 및 주파수 변조(FM): 낮은 주파수 정보를 고주파 반송파에 실어 전송하는 원리, 각 변조 방식의 구성, 잡음 특성 및 평형/표준 AM 방식 차이. |
||
|
[111강] 혼합기, 진폭 복조, IF(중간주파수)와 오디오 증폭기, 주파수 변조
|
0:
46:
41
|
|
|
전자회로 핵심 개념 및 응용
* **혼합기 및 IF 증폭**: 무선 RF 신호를 국부 발진기 신호와 결합하여 고정된 중간 주파수(IF)로 변환하며, IF 증폭기는 이 IF 대역을 선택적으로 증폭하는 대역통과 필터 역할을 수행. * **AM/FM 변복조**: AM 복조는 저역통과 필터를 통해 변조된 신호에서 정보 신호를 추출하고, FM 변조는 전압 제어 발진기(VCO)를 활용하여 반송파 주파수를 변조 신호 진폭에 따라 변화시킴. * **오디오 증폭**: 복조된 음성 신호를 LM386 등 전력 증폭 소자로 스피커 구동에 충분한 전력으로 증폭하는 최종 출력 단계. |
||
|
[112강] PLL(위상동기 루프)
|
0:
46:
56
|
|
|
전자회로 PLL (위상동기루프)
* PLL (위상동기루프) 개념: 위상 검출기, 저역통과필터, VCO로 구성된 귀환 회로로, 입력 주파수와 VCO 출력 주파수를 동기화하는 핵심 기능 수행. * PLL 동작 원리: VCO의 전압-주파수 변환을 통한 주파수 추적 및 조절 메커니즘, 잠김범위와 포착범위 내에서 안정적인 동작 특성 정의. * LM565 PLL 및 응용: 상용 PLL IC의 구성 및 자유발진 주파수·잠김·포착 범위 계산, FM 복조 등 통신 시스템에서 핵심 역할 담당. |
||
| 19장. CMOS 디지털 논리회로 | ||
|
[113강] CMOS 논리-게이트 회로
|
0:
47:
42
|
|
|
CMOS 논리 게이트 회로 개념 및 분석
• CMOS 논리회로: 상보적 NMOS 풀다운(PDN) 및 PMOS 풀업(PUN) 네트워크를 기반으로, NMOS/PMOS 트랜지스터 스위치 동작을 통해 논리 게이트를 구현. • 논리 게이트 구성 및 합성: PDN과 PUN의 병렬/직렬 연결로 NOR/NAND 등 복합 논리 함수를 구현하며, 이들 네트워크는 상호 쌍대적 특성을 가짐. • 회로 성능 최적화: 트랜지스터 배치 및 크기는 CMOS 논리회로의 시간 지연 등 성능 지표에 직접적인 영향을 주므로 설계 시 최적화가 필수. |
||
|
[114강] 디지털 논리 반전기(1)
|
0:
50:
20
|
|
|
디지털 논리 반전기: 전압 전달 특성 및 구현
* 디지털 논리 반전기: 입력 논리 상태를 반전시키는 기본 회로 요소이며, 트랜지스터 기반의 전압 제어 스위치로 구현. * 전압 전달 특성(VTC): 입출력 전압 관계를 정량화하며, `V_OH`, `V_OL`, `V_IH`, `V_IL` 파라미터로 잡음 여유를 결정. * 잡음 여유: 입력 신호 변동에 대한 회로의 견고성을 나타내며, CMOS는 저전력/최대 신호 스윙을, ECL은 전류 모드 논리로 최고 속도를 달성. |
||
|
[115강] 디지털 논리 반전기(2)
|
0:
38:
22
|
|
|
디지털 논리 반전기 해석 및 설계
• 저항 부하 MOS 및 의사-NMOS 반전기: 디지털 논리 회로의 전달 특성, 동작 원리, 주요 파라미터 정의 • 반전기 성능 분석: VTC 파라미터($\text{V}_{OH}, \text{V}_{OL}, \text{V}_{IL}, \text{V}_{IH}, \text{V}_M$) 유도, 잡음 여유, 전력 소비 계산 • 회로 설계 및 효율 개선: 저항 부하 반전기의 높은 전력 소비 해결을 위한 의사-NMOS 반전기의 전력 효율 분석 및 비교 |
||
|
[116강] CMOS 반전기
|
1:
07:
09
|
|
|
CMOS 반전기 특성 및 설계
* CMOS 반전기 기본: N/P 채널 트랜지스터의 상호 보완적 풀업/풀다운 동작으로 디지털 논리 신호 반전 기능 수행. * CMOS 반전기 특성 및 VTC: 이상적인 0V/$V_{DD}$ 출력, 높은 잡음 여유, 무한대 입력 저항을 목표하며, 5가지 동작 영역으로 전압 전달 특성(VTC) 분석. * 트랜지스터 정합 및 설계: N/P 트랜지스터 정합은 대칭 VTC와 최대 잡음 여유를 제공하며, 실리콘 면적 및 전파 지연과 잡음 여유 간 트레이드오프 고려. |
||
|
[117강] CMOS 반전기의 동적 동작
|
1:
08:
23
|
|
|
CMOS 반전기의 동적 동작
• CMOS 반전기 전파 지연: 디지털 시스템 동작 속도 핵심 요소로, 고-저 ($t_{PHL}$) 및 저-고 ($t_{PLH}$) 출력 지연의 평균값으로 정의. • 주요 결정 요인: 등가 부하 커패시턴스, W/L 비, 공급 전압, 트랜스컨덕턴스 인자 분석을 통한 동적 성능 최적화. • 전파 지연 추정 및 설계: 평균 전류/등가 저항 모델 활용 근사치 도출, 시뮬레이션 검증 및 속도·전력·면적의 설계 절충. |
||
|
[118강] 트랜지스터 크기, 전력손실
|
1:
23:
51
|
|
|
트랜지스터 크기 및 전력 손실
• 트랜지스터 W/L 비율: CMOS 회로의 잡음 여유 및 전파 지연 최적화를 위한 W/L 비율 선정, 등가 W/L 계산 원리. • 전파 지연 최적화: 팬인/팬아웃 증가에 따른 커패시턴스 및 지연 관리, 대용량 부하 시 연쇄 반전기 사슬을 통한 효율적 지연 감소. • 전력 손실 분석: 정전력 및 동전력 손실 근원 이해, P_dyn = f * C * VDD^2 관계식 기반 VDD 감소를 통한 최적화, PDP 및 EDP 지표 활용. |
||
| 20장. 고급 디지털 집적회로 설계 | ||
|
[119강] 서론 : 고급 디지털 집적회로 설계, 비례 축소기술의 영향 : 초미세 설계 쟁점, 디지털 IC 기술, 논리회로 계열, 설계방법론
|
1:
16:
09
|
|
|
고급 디지털 집적회로 설계 기술 및 영향
• 고급 디지털 집적회로 설계: MOSFET 비례 축소 현상(속도 포화, 소문턱 전도)과 CMOS 논리 및 대안 구조의 기본 원리. • 디지털 IC 기술: CMOS, Bipolar, BiCMOS, GaAs 등 주요 기술 특성 정리 및 상호 배선 문제점 제시. • 디지털 시스템 설계 방법론: FPGA, 주문형·반주문형 설계, 설계 추상화 및 CAD 도구 활용 원리. |
||
|
[120강] 의사-NMOS 논리회로
|
0:
48:
27
|
|
|
의사-NMOS 논리회로의 특성 및 설계
• 의사-NMOS 논리회로: 능동 부하 $Q_P$와 감소된 TR 수를 활용하여 CMOS 대비 높은 팬인 게이트에서 면적 및 지연 시간 이점 제공. • 의사-NMOS 비율 $r$: VTC 특성, 잡음 여유, 정소비 전력 및 동적 지연 시간 비대칭성을 결정하는 핵심 설계 파라미터. • 의사-NMOS 활용: 출력이 주로 HIGH인 응용에서 낮은 정소비 전력 및 빠른 HIGH-to-LOW 전이 속도를 위해 메모리 디코더 등에 사용. |
||
|
[121강] 통과 트랜지스터의 논리회로
|
1:
26:
46
|
|
|
전자회로 통과 트랜지스터 논리 회로
• 통과 트랜지스터 논리(PTL) 개념: 입력 스위치 조합으로 논리 함수를 구현하며, NMOS 스위치 사용 시 $V_{OH}$ 손실 및 잡음 면역성 저하 발생. • NMOS $V_{OH}$ 복구 및 CMOS 전달 게이트: $V_{OH}$ 손실을 약한 PMOS 또는 저문턱 전압 NMOS로 복구하며, NMOS/PMOS 병렬 구성의 CMOS 전달 게이트로 성능 개선. • 전달 게이트 전파 지연 분석 및 PTL 응용: 등가 저항($R_{TG}$)과 엘모어 공식으로 전파 지연을 분석하고, 상보형 PTL(CPL)을 포함한 멀티플렉서, XOR 등 다양한 논리 회로에 응용. |
||
|
[122강] 동적 MOS 논리회로
|
0:
46:
12
|
|
|
동적 MOS 논리회로
* 동적 MOS 논리회로 개요: 클록 기반 사전 충전 및 평가 단계를 통해 전하 저장 방식을 구현하며 정소비 전력을 절감. * 주요 비이상 효과: 누설 전류, 전하 분배, 클록 도체 등으로 인한 동작 불안정성 및 해결 방안. * 도미노 CMOS 논리: 동적 게이트와 정적 인버터 결합으로 연속 접속 문제를 해결하고 단방향 출력 천이 구현. |
||
|
[123강] 바이폴라, BiCMOS 논리회로
|
1:
12:
10
|
|
|
바이폴라 및 BiCMOS 논리회로
• ECL (이미터 결합 논리): BJT 비포화 동작과 작은 신호 진폭으로 고속 스위칭하며, 차동 증폭 기반의 높은 잡음 내성과 상보 출력을 제공. • BiCMOS 기술: CMOS의 저전력·고밀도 장점과 바이폴라의 고전류 구동 능력을 결합하여 대용량 부하 구동 및 고속 동작을 가능하게 함. • BiCMOS 반전기: 출력 전류 증대와 함께 논리 폭 감소 및 차단 지연 문제를 해결하기 위해 베이스 전하 제거 및 출력 레벨 조절 개선 방안을 적용. |
||
| 21장. 메모리 회로 | ||
|
[124강] 메모리 서론, 래치와 플립플롭 (1)
|
1:
01:
18
|
|
|
메모리 서론, 래치와 플립플롭 기본 개념
* 메모리 기본 원리: 디지털 시스템의 핵심, 조합/순차회로 비교 및 정귀환(SRAM)과 커패시터(DRAM) 방식의 구현 원리. * 래치 구조 및 동작: 레벨 트리거 방식의 쌍안정 회로로 정보 1비트 저장, 2개 논리 반전기 구성 및 재생 과정에 따른 동작점. * 플립플롭과 SR 플립플롭: 엣지 트리거 방식의 클록 래치, NOR/NAND 게이트 구성 및 S/R 입력에 따른 상태 제어(Set/Reset/유지)와 금지 입력 특성. |
||
|
[125강] 래치와 플립플롭 (2), 반도체 메모리 : 종류와 구조
|
1:
19:
51
|
|
|
래치 및 플립플롭과 반도체 메모리 구조 이해
* **SR/D 플립플롭:** CMOS 구현, 클록 동기 및 마스터-슬레이브 구성을 통한 디지털 논리 회로 동작 원리. * **반도체 메모리 구조:** RAM·ROM 종류, 셀 매트릭스, 디코더 기반 데이터 읽기/쓰기 메커니즘. * **고집적 메모리 기술:** 블록 분할 구조와 메모리 타이밍 최적화를 위한 핵심 설계 원리. |
||
|
[126강] RAM 셀
|
1:
08:
27
|
|
|
RAM (Random Access Memory) 셀 동작 분석
• RAM: SRAM은 6T셀 정적 래치 구조로 고속 비파괴 읽기를, DRAM은 1T1C셀 커패시터 구조로 고밀도 주기적 재생 및 파괴적 읽기를 특징함. • SRAM 동작: 사전 충전과 감지 증폭기를 활용한 비파괴 데이터 읽기 및 비트 라인 전압 제어를 통한 플립플롭 상태 전환 쓰기를 통해 정보를 처리함. • DRAM 동작: 워드 라인 부스팅으로 커패시터 충전하며, 누설 전류로 인한 주기적 재생과 파괴적 읽기 후 감지 증폭기 재기록이 필수적임. |
||
|
[127강] 감지증폭기와 주소 디코더(1)
|
0:
59:
27
|
|
|
감지 증폭기와 주소 디코더
• 감지 증폭기 개념: 메모리 셀의 미세 전위차를 풀 스윙 신호로 증폭하는 핵심 회로, 정귀환 CMOS 래치 기반 증폭기 원리 및 동작 과정. • 사전 충전 및 중립화: 감지 증폭기 초기화와 정확한 신호 감지 절차, DRAM 더미 셀 기반 차동 감지 방식 구조. • 차동 MOS 증폭기: 공통 모드 제거 및 차등 신호 증폭을 위한 대안적 설계, 시정수를 이용한 정량적 동작 분석. |
||
|
[128강] 감지증폭기와 주소 디코더(2)
|
0:
45:
52
|
|
|
감지 증폭기 및 주소 디코더와 펄스 생성 회로
• 감지 증폭기: 차동 증폭 방식으로 전류 스위칭 특성 및 소비 전력 분석 원리 이해. • 주소 디코더: 워드 및 비트 라인 선택을 위한 NOR 게이트 기반 동적 회로 구조, 사전 충전 기술과 트리 디코더 기능 분석. • 펄스 생성 회로: 링 발진기를 통한 주기 및 주파수 결정, 단일 안정 다진동 회로의 XOR 및 지연 회로 기반 단일 펄스 생성 메커니즘. |
||
|
[129강] 읽기 전용메모리, CMOS 영상센서
|
0:
36:
48
|
|
|
읽기 전용 메모리 및 CMOS 영상 센서
• 읽기 전용 메모리(ROM): 비휘발성 데이터 저장, 마스크, PROM, EPROM, EEPROM, 플래시 메모리 등 다양한 프로그래밍 및 소거 방식. • EPROM 동작 원리: 플로팅 게이트 트랜지스터에 고온 전자를 축적하여 데이터 프로그램 및 자외선으로 소거. • CMOS 영상 센서: 광전 다이오드가 빛을 전기 신호로 변환 후 AD 변환기로 디지털 영상 정보를 생성하는 기술. |
||
백주기 교수님
전자회로 통합과정
